#2 Priority
paper
10-10-11
estates
2

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:


2000年 6月20日

出 願 番 号 Application Number:

特願2000-185152

出 願 人 Applicant(s):

株式会社東芝




CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 5月18日

特許庁長官 Commissioner, Japan Patent Office





【書類名】 特許願

【整理番号】 A000002005

【提出日】 平成12年 6月20日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 21/768

【発明の名称】 半導体装置およびその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 新田 博行

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 福住 嘉晃

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 幸山 裕亮

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 半導体基板の上層に設けられた絶縁膜と、

この絶縁膜に形成された溝部の、少なくとも底面に選択的に設けられた導電膜と、

この導電膜上に、前記溝部の側壁との間に空間領域を有して形成された配線層 と

を具備してなることを特徴とする半導体装置。

【請求項2】 前記導電膜は、前記配線層よりも比抵抗が高いことを特徴と する請求項1に記載の半導体装置。

【請求項3】 半導体基板の上層に設けられた絶縁膜と、

この絶縁膜に埋め込み形成された配線層と、

前記配線層の底面に設けられた第1の導電膜と、

前記配線層の側壁に設けられ、前記第1の導電膜と異なる第2の導電膜と を具備してなることを特徴とする半導体装置。

【請求項4】 前記第2の導電膜は、前記配線層と異なる材料からなることを特徴とする請求項3に記載の半導体装置。

【請求項5】 半導体基板の上層に設けられた第1の絶縁膜と、

この第1の絶縁膜に埋め込み形成された配線層と、

前記配線層の底面に設けられた第1の導電膜と、

前記配線層の側壁に設けられ、前記第1の絶縁膜と異なる第2の絶縁膜と を具備してなることを特徴とする半導体装置。

【請求項6】 半導体基板の上層に設けられた第1の絶縁膜と、

この第1の絶縁膜に埋め込み形成された配線層と、

前記配線層の底面に設けられた第1の導電膜と、

前記配線層と前記第1の絶縁膜とは異なる第2の絶縁膜を介して形成されたコンタクトプラグと

を具備してなることを特徴とする半導体装置。

【請求項7】 半導体基板の上方に絶縁膜を形成する工程と、

前記絶縁膜に溝部を形成する工程と、

前記溝部の内面に沿って導電膜を形成する工程と、

前記導電膜を介して、前記溝部内に第1の導電材料を埋め込んで配線層を形成 する工程と、

前記溝部の側壁部分に存在する前記導電膜を選択的に除去する工程と

を備えてなることを特徴とする半導体装置の製造方法。

【請求項8】 前記絶縁膜上に第2の絶縁膜を形成し、前記導電膜が除去された前記溝部の側壁と前記配線層との間に空間領域を設ける工程を、さらに備えることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記導電膜が除去された前記溝部の側壁と前記配線層との間の領域内に、第2の導電材料を埋め込む工程を、さらに備えることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項10】 半導体基板の上方に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜に溝部を形成する工程と、

前記溝部の内壁面に第2の絶縁膜を形成する工程と、

前記溝部の内面に沿って導電膜を形成する工程と、

前記導電膜を介して、前記溝部内に導電材料を埋め込んで配線層を形成する工程と、

前記第2の絶縁膜を除去する工程と

を備えてなることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置およびその製造方法に関するもので、特に、ダマシン 構造の配線に関する。

[0002]

【従来の技術】

近年、半導体装置は微細化が進み、従来からのRIE(Reactive Ion Etching

)法による配線の形成が困難になっている。これは、導電膜のRIE法による加工において、歩留まりの向上が難しいことや、平坦化が難しいことなどに起因している。

[0003]

このような問題を解決する技術として、従来、ダマシン構造の配線(以下、ダマシン配線という)が知られている。

[0004]

図9は、従来のダマシン配線の製造工程を概略的に示すものである。たとえば、まず、半導体基板(図示していない)上に形成された層間絶縁膜101に、周知のリソグラフィ法およびRIE法を用いて配線パターン溝103を形成する(同図(a)参照)。

[0005]

次に、全面にバリアメタル膜105を堆積させた後、さらに、導電体膜107 を堆積させて、上記溝103内を完全に埋め込む(同図(b)参照)。

[0006]

次に、CMP(Chemical Mechanical Polishing) 法を用いて、上記溝103内を除く、上記導電体膜107および上記バリアメタル膜105を除去し、平坦化を行うことで、ダマシン配線109を形成する(同図(c)参照)。

[0007]

以上のようなプロセスを繰り返すことにより、多層構造の配線の形成が可能と なっている。

[0008]

しかしながら、上記した従来の方法では、タングステン(W)やアルミニウム (A1) などの導電体膜を埋め込む際に、チタンナイトライド (TiN) やニオブ (Nb) などのバリアメタルを成膜する必要がある。このバリアメタルは、W の層間絶縁膜との密着性を高め、かつ、グルーレイヤとして機能するものであり、または、A1のリフロー時のバリア層として機能するものである。

[0009]

一般に、バリアメタルの比抵抗は、導電体膜の比抵抗よりも高い値になってい

る。そのため、RIE法により形成される配線(以下、RIE配線)と比較すると、ダマシン配線は全体的に配線抵抗が高いという問題があった。

[0010]

図10は、同一の線幅Lを有して形成されたダマシン配線とRIE配線とを比較して示すものである。

[0011]

同図(a)に示すように、ダマシン配線109の場合、導電体膜107の両壁面にバリアメタル膜105が存在するため、このバリアメタル膜105の膜厚(2b)の分だけ、導電体膜107の膜幅L'はダマシン配線109の線幅Lよりも小さくなる(L'=L-2b<L)。

[0012]

これに対し、同図(b)に示すように、RIE配線201の場合は、導電体膜107の膜幅L'がRIE配線201の線幅Lに等しい(L'=L)。

[0013]

すなわち、ダマシン配線109に占める導電体膜107の断面積(体積)は、 RIE配線201のそれに比べ、相対的に小さくなる。

[0014]

バリアメタル膜105の膜厚(b)は、導電体膜107を形成する際のグルーレイヤとして必要な、または、十分な密着性を確保するのに必要な、さらには、他層との良好な接合特性を得るために必要な膜厚により、適宜、決定される。つまり、ダマシン配線109の形成には、ある膜厚以上のバリアメタル膜105が必要不可欠であった。

[0015]

したがって、ダマシン技術を配線の形成手法として用いた場合、半導体装置の 微細化が進むにつれて、配線に占めるバリアメタルの体積が相対的に増加し、導 電体膜の割合が減少する。そのため、RIE配線と比較し配線抵抗が上昇する、 いわゆる細線効果が問題となっていた。

[0016]

さらに、上述したように、バリアメタルは配線抵抗の削減に殆ど寄与していな

いばかりか、隣接する配線との距離を狭めて配線間容量を増大させてしまう欠点があった。

[0017]

【発明が解決しようとする課題】

上記したように、従来においては、導電膜を加工する際の歩留まりの向上や平 坦化が容易で、装置の微細化にも十分に対応できるものの、配線抵抗の上昇を招 いたり、配線間容量を増大させたりするという欠点があった。

[0018]

そこで、この発明は、配線抵抗の上昇や配線間容量が増大するのを抑制でき、 高性能化を図ることが可能な半導体装置およびその製造方法を提供することを目 的としている。

[0019]

【課題を解決するための手段】

上記の目的を達成するために、この発明の半導体装置にあっては、半導体基板の上層に設けられた絶縁膜と、この絶縁膜に形成された溝部の、少なくとも底面に選択的に設けられた導電膜と、この導電膜上に、前記溝部の側壁との間に空間 領域を有して形成された配線層とを具備してなることを特徴とする。

[0020]

さらに、前記導電膜は、前記配線層よりも比抵抗が高いことを特徴とする。

[0021]

また、この発明の半導体装置にあっては、半導体基板の上層に設けられた絶縁膜と、この絶縁膜に埋め込み形成された配線層と、前記配線層の底面に設けられた第1の導電膜と、前記配線層の側壁に設けられ、前記第1の導電膜と異なる第2の導電膜とを具備してなることを特徴とする。

[0022]

さらに、前記第2の導電膜は、前記配線層と異なる材料からなることを特徴と する。

[0023]

また、この発明の半導体装置にあっては、半導体基板の上層に設けられた第1

の絶縁膜と、この第1の絶縁膜に埋め込み形成された配線層と、前記配線層の底面に設けられた第1の導電膜と、前記配線層の側壁に設けられ、前記第1の絶縁膜と異なる第2の絶縁膜とを具備してなることを特徴とする。

[0024]

また、この発明の半導体装置にあっては、半導体基板の上層に設けられた第1の絶縁膜と、この第1の絶縁膜に埋め込み形成された配線層と、前記配線層の底面に設けられた第1の導電膜と、前記配線層と前記第1の絶縁膜とは異なる第2の絶縁膜を介して形成されたコンタクトプラグとを具備してなることを特徴とする。

[0025]

また、この発明の半導体装置の製造方法にあっては、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜に溝部を形成する工程と、前記溝部の内面に沿って導電膜を形成する工程と、前記導電膜を介して、前記溝部内に第1の導電材料を埋め込んで配線層を形成する工程と、前記溝部の側壁部分に存在する前記導電膜を選択的に除去する工程とを備えてなることを特徴とする。

[0026]

さらに、あらかじめ前記溝部の底面に存在する前記導電膜に対して選択的にプラズマ処理を施す工程を備えることを特徴とする。

[0027]

さらに、前記絶縁膜上に第2の絶縁膜を形成し、前記導電膜が除去された前記 講部の側壁と前記配線層との間に空間領域を設ける工程を備えることを特徴とす る。

[0028]

さらに、前記導電膜が除去された前記溝部の側壁と前記配線層との間の領域内 に、第2の絶縁膜を埋め込む工程を備えることを特徴とする。

[0029]

さらに、前記導電膜が除去された前記溝部の側壁と前記配線層との間の領域内 に、第2の導電材料を埋め込む工程を備えることを特徴とする。

[0030]

さらに、前記溝部を形成した後、その内壁面に、絶縁材料からなるスペーサを 形成する工程を備えることを特徴とする。

[0031]

さらに、前記絶縁膜に、前記溝部に対して自己整合的にコンタクトを形成する 工程を備えることを特徴とする。

[0032]

また、この発明の半導体装置の製造方法にあっては、半導体基板の上方に第1の絶縁膜を形成する工程と、前記第1の絶縁膜に溝部を形成する工程と、前記溝部の内壁面に第2の絶縁膜を形成する工程と、前記溝部の内面に沿って導電膜を形成する工程と、前記導電膜を介して、前記溝部内に導電材料を埋め込んで配線層を形成する工程と、前記第2の絶縁膜を除去する工程とを備えてなることを特徴とする。

[0033]

さらに、前記第1の絶縁膜上に第3の絶縁膜を形成し、前記第2の絶縁膜が除 去された領域に空間領域を設ける工程を備えることを特徴とする。

[0034]

さらに、前記第2の絶縁膜が除去された領域内に、第3の絶縁膜を埋め込む工程を備えることを特徴とする。

[0035]

この発明の半導体装置およびその製造方法によれば、溝部の側壁部分を有効に 利用できるようになる。これにより、配線抵抗を削減したり、配線間容量を低減 したりすることが可能となるものである。

[0036]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

[0037]

(第1の実施形態)

図1は、本発明の第1の実施形態にかかる、ダマシン配線を有する半導体装置 の断面構造を概略的に示すものである。 [0038]

この半導体装置は、たとえば、半導体基板11上に設けられた酸化シリコン膜 (絶縁膜/第1の絶縁膜) 12の、その表面に配線パターン溝 (溝部) 13が形成されている。そして、その溝13内には、底面に選択的にバリアメタル膜 (導電膜/第1の導電膜) 14が設けられている。このバリアメタル膜14上には、上記溝13の側壁との間に空洞部 (空間領域) 15を有して、導電体膜 (第1の導電材料) からなる配線層16が上記溝13の上面と略同じ高さで設けられている。また、上記酸化シリコン膜12上には、全面に、プラズマSiO2膜 (第2/第3の絶縁膜) 17が設けられている。

[0039]

上記空洞部15は、上記溝13の側壁部分に形成されたバリアメタル膜を選択的に除去し、さらに、上記プラズマSiO2膜17を設けることによって形成されてなるものである。

[0040]

このような構成によれば、壁面に誘電率の低い空洞部15を有してダマシン配線を形成できるようになる結果、配線の形成にダマシン技術を用いた場合にも、 高歩留まりを維持しつつ、配線間容量を効果的に低減することが可能となる。

[0041]

次に、図2を参照して、上記した構成のダマシン配線の形成方法について説明 する。

[0042]

まず、たとえば、半導体基板11上に形成された酸化シリコン膜12に、周知のリソグラフィ法およびRIE法を用いて配線パターン溝13を形成する(同図(a)参照)。

[0043]

次いで、全面にバリアメタル膜14となるTiN膜14'を、有機原料ガスを使用したCVD (Chemical Vapor Deposition) 法によって成膜する(同図(b)参照)。

[0044]

次いで、異方性プラズマ処理を行って、上記TiN膜14'のうち、上記溝13の底面に露出するTiN膜14a'の膜質のみを変化させる(同図(c)参照)。

## [0045]

ここで、成膜した直後の上記TiN膜14'の膜質は、カーボンなどの有機系不純物を多く含んでおり、密度が低く、非常に脆くなっている。そのため、プラズマ処理によって不純物を飛ばすことにより、緻密な膜質を有するTiN膜14 a'に変質させる必要がある。

### [0046]

このプラズマ処理の際、溝13内の側壁部分に存在するTiN膜14b'は、プラズマ処理が異方性のため、殆どプラズマに晒されることはない。したがって、溝13内の側壁部分に存在するTiN膜14b'は、そのまま脆い膜質を保った膜となり、溝13の底面に存在するTiN膜14a'との間に膜質差が生じることになる。

## [0047]

次いで、全面に配線層16となる導電体膜(たとえば、W)16′をCVD法により堆積させて、上記溝13内を完全に埋め込む(同図(d)参照)。

#### [0048]

次いで、CMP法を用いて、上記酸化シリコン膜12の上面が露出するまで、上記導電体膜16'および上記TiN膜14'を除去し、平坦化を行うことで、配線層16を形成する(同図(e)参照)。

#### [0049]

次いで、たとえばSC-2(塩酸過水)処理により、溝13内の側壁部分に存在するTiN膜14b'を選択的に除去し、溝13の底面に存在するTiN膜14a'のみからなるバリアメタル膜14を形成する(同図(f)参照)。この場合、溝13内の側壁部分に存在するTiN膜14b'は脆いままなので、ウェットエッチングのレートが早く、上記配線層16および溝13の底面に存在するTiN膜14a'に対して選択的に除去することが可能である。

#### [0050]

次いで、たとえばプラズマCVD法によってプラズマSiO2 膜17を全面に 堆積させることにより、上記配線層16と上記溝13の側壁との間に空洞部15 が設けられてなる、図1に示した構成のダマシン配線を有する半導体装置が得ら れる。

[0051]

ここでは、プラズマSi〇2 膜17の埋め込み特性の悪さを利用して、上記TiN膜14b'を除去したエッチング領域(空間領域)15aにプラズマSiO2 膜17が充填されるのを防ぐことにより、配線間容量を効果的に低減することが可能な上記空洞部15が形成されるようにしている。

[0052]

なお、上記においては、カバレッジの悪い膜を用いることにより、バリアメタル膜14を部分的に除去したエッチング領域15aをそのまま空洞部15として有効に利用するようにした場合を例に説明したが、これに限らず、たとえば図3(a)~(c)に示すような工程によって、エッチング領域15aを絶縁膜(第2/第3の絶縁膜)21によって埋め込むことも可能である。

[0053]

#### (第2の実施形態)

すなわち、上記の図2(f)に示した工程の後の工程において、上記プラズマSiO2 膜17に代えて、埋め込み特性に優れた絶縁膜21(たとえば、プラズマCVD法により形成できるTEOS(Tetra Ethylortho Silicate)系の膜や塗布により形成できるSOG(Spin On Glass)膜)を用い、この絶縁膜21を全面に堆積させた後、CMP法を用いて平坦化することにより、上記エッチング領域15aを絶縁膜21によって埋め込む。

[0054]

この実施形態の場合、ダマシン配線の形成時に、本来、バリアメタル膜14が 設けられる領域(溝13内の側壁部分)を、絶縁膜21によって置換することに より、絶縁領域として利用できる。そのため、バリアメタル膜14の膜厚の分だ け、あらかじめ配線パターン溝13の溝幅を大きくしておくことにより、微細化 にともなう配線抵抗の上昇を効果的に抑制することが可能となる。 [0055]

(第3の実施形態)

図4 (a) ~ (c) は、本発明の第3の実施形態にかかる、ダマシン配線を有する半導体装置の製造工程を概略的に示すものである。なお、溝13内の側壁部分に存在するTiN膜14b'を選択的に除去する工程までは、上記した図2(a) ~ (f) と同じなので、ここでは、その後の工程について説明する。

[0056]

すなわち、SC-2処理により、溝13内の側壁部分に存在するTiN膜14b'を選択的に除去して、バリアメタル膜14を形成した後(同図(a)参照)、たとえばスパッタリング法によってW膜(第2の導電膜/第2の導電材料)31を全面に堆積させる(同図(b)参照)。W膜の堆積はCVD法によっても良い。

[0057]

次いで、CMP法を用いて、上記酸化シリコン膜12の上面が露出するまで、上記W膜31を除去し、平坦化を行うことで、上記配線層16と上記溝13の側壁との間のエッチング領域15aをW膜31によって埋め込む(同図(c)参照)。

[0058]

この実施形態の場合、従来、バリアメタル膜14が設けられる領域(溝13内の側壁部分)を、W膜31によって置換することにより、配線領域として利用できる。そのため、バリアメタル膜14の膜厚の分だけ、ダマシン配線の線幅を広げることが可能となる。言い換えれば、バリアメタル膜14の膜厚分の領域を無駄なく配線として利用できるようになる結果、ダマシン配線を採用する半導体装置において、配線抵抗の上昇の問題を生じることなしに、微細化を図ることが可能となる。

[0059]

なお、エッチング領域 1 5 a を埋め込む第 2 の導電膜/第 2 の導電材料としてはW膜に限らず、他の導電体膜を用いることも可能である。

[0060]

また、上記した第1~第3の各実施形態においては、たとえば、溝13の側壁部分に、バリアメタル膜とは別に、スペーサ(第2/第3の絶縁膜)を設けるようにすることも可能である。

[0061]

(第4の実施形態)

図5 (a) ~ (g) は、本発明の第4の実施形態にかかる、ダマシン配線を有する半導体装置の製造工程を概略的に示すものである。なお、ここでは、溝13の側壁と配線層16との間に空洞部15を設けるようにした場合(第1の実施形態)を例に、簡単に説明する。

[0062]

たとえば、半導体基板11上に形成された酸化シリコン膜12に、周知のリソグラフィ法およびRIE法を用いて配線パターン溝13を形成した後、上記酸化シリコン膜12の表面にCVD法によって第2/第3の絶縁膜であるSiN(窒化シリコン)膜を成膜する。そして、そのSiN膜を異方性エッチングにより選択的に除去し、溝13の側壁部分にのみ残存させることによって、スペーサ41を形成する(同図(a)参照)。

[0063]

この工程の後、上述した図2(b)~の工程を同様に実施することにより、溝13の側壁部分にスペーサ41を有するとともに、このスペーサ41と配線層16との間に空洞部15が設けられてなる構成の、ダマシン配線を有する半導体装置が得られる。

[0064]

このような構成によれば、第1の実施形態の効果に加え、さらに、別の効果が期待できる。すなわち、単に、高歩留まりを維持しつつ、配線間容量を効果的に低減することが可能となるのみでなく、より一層、配線間の絶縁特性を向上でき、さらなる微細化が可能となる。

[0065]

(第5の実施形態)

図6(a)~(e)は、本発明の第5の実施形態にかかる、ダマシン配線を有

する半導体装置の製造工程を概略的に示すものである。なお、ここでは、第4の 実施形態に示した、溝13の側壁部分にスペーサ41を形成するようにした場合 において、このスペーサ41を除去することによって上記空洞部15を設けるよ うにした場合について説明する。

[0066]

まず、たとえば、半導体基板11上に形成された酸化シリコン膜12に、周知のリソグラフィ法およびRIE法を用いて配線パターン溝13を形成する(同図(a)参照)。

[0067]

次いで、上記酸化シリコン膜12の表面にCVD法によって第3の絶縁膜であるSiN膜を成膜し、そのSiN膜を異方性エッチングにより選択的に除去して、溝13の側壁部分のみにSiN膜を残存させることによって、スペーサ41を形成する(同図(b)参照)。

[0068]

次いで、全面に、バリアメタル膜14となるTiN膜を、有機原料ガスを使用したCVD法によって成膜し、さらに、配線層16となるW膜をCVD法により堆積させた後、СMP法を用いて、上記酸化シリコン膜12の上面が露出するまで平坦化を行うことで、バリアメタル膜14および配線層16を形成する(同図(c)参照)。なお、TiN膜の形成はスパッタ法などでも良い。

[0069]

次いで、たとえばリン酸中にてウェットエッチングを行うことにより、溝13の側壁部分に存在するスペーサ41を選択的に除去する(同図(d)参照)。

[0070]

次いで、たとえばプラズマCVD法によって、プラズマSiO2 膜17を全面に堆積させる(同図(e)参照)。その際、プラズマSiO2 膜17の、上記スペーサ41を選択的に除去したエッチング領域15aへの埋め込みを阻止することにより、上記溝13の側壁部分に空洞部15が設けられてなる構成のダマシン配線を有する半導体装置が得られる。

[0071]

このように、プラズマSiO2 などの埋め込み特性の悪い膜を故意に用いて、エッチング領域15 a が完全に埋め込まれるのを防ぐことにより、第1の実施形態の場合と同様に、スペーサ41を除去した溝13の側壁部分に、配線間容量を効果的に低減することが可能な空洞部15を形成できる。

[0072]

この実施形態によれば、配線層16に対して、バリアメタル膜14を選択的に除去することが困難な場合であっても、つまり、異方性プラズマ処理を行わずとも、配線層16の両側面に空洞部15を制御性良く形成することができる。

[0073]

(第6の実施形態)

図7(a)~(f)は、本発明の第6の実施形態にかかる、ダマシン配線を有する半導体装置の製造工程を概略的に示すものである。なお、ここでは、スタック型キャパシタを用いたDRAMセルに適用した場合について説明する。また、 配線層16を形成する工程までは、上記した図2(a)~(e)と同じなので、ここでは、その後の工程について説明する。

[0074]

すなわち、全面に堆積された上記導電体膜16'および上記TiN膜14'を、CMP法を用いて、上記酸化シリコン膜12の上面が露出するまで平坦化して配線層16を形成した後(同図(a)参照)、たとえばC12系ガスを用いたRIE法により、上記配線層16を選択的にエッチングして、ビット線51を形成する(同図(b)参照)。

[0075]

次いで、上記した第1の実施形態の場合と同様に、たとえばSC-2処理により、溝13内の側壁部分に存在するTiN膜14b'を選択的に除去し、溝13の底面に存在するTiN膜14a'のみからなるバリアメタル膜14を形成する(同図(c)参照)。

[0076]

次いで、たとえばCVD法によって窒化シリコン膜52を全面に堆積させ、上記TiN膜14b'を除去したエッチング領域15aと、上記配線層16をエッ

チングした段差領域(空間領域) 15bとを、上記窒化シリコン膜52によって 完全に埋め込む。そして、その窒化シリコン膜52の表面をCMP法により平坦 化すると同時に、上記エッチング領域15aにサイドウォール53を形成する( 同図(d)参照)。

[0077]

次いで、上記酸化シリコン膜12上にフォトレジスト膜(図示していない)を 形成し、それを周知のリソグラフィ法によってパターニングする。そして、この フォトレジスト膜および上記窒化シリコン膜52に対して高い選択比をもつC4 F8 系ガスを用いたRIE法によって、上記酸化シリコン膜12をエッチングし 、上記半導体基板11に達するコンタクトホール54を形成する。その際、上記 コンタクトホール54は、上記窒化シリコン膜52に対して自己整合的に形成さ れる(同図(e)参照)。

[0078]

次いで、上記フォトレジスト膜を除去した後、全面にバリアメタル膜55となるTiN膜およびストレージノードコンタクト56となる導電体膜(たとえば、W)をCVD法により堆積させて、上記コンタクトホール54内を完全に埋め込む。そして、CMP法を用いて、上記酸化シリコン膜12の上面が露出するまで平坦化を行うことで、上記バリアメタル膜55および上記ストレージノードコンタクト56などのコンタクトプラグを形成する(同図(f)参照)。

[0079]

この後、キャパシタやプレート電極などの形成が、通常のDRAMセルの場合と同様にして行われることになる。

[0080]

このような実施形態とした場合、スタック型キャパシタを用いたDRAMセルにおいて、ビット線51に対して自己整合的にストレージノードコンタクト56を形成することが可能となる。したがって、コンタクトホール54を形成する際に、位置合わせ余裕をとる必要がなくなる。そのため、ビット線51間の距離を十分に小さくでき、チップサイズの縮小化を図ることが可能となる。

[0081]

特に、ビット線51とストレージノードコンタクト56との間を絶縁するためのサイドウォール53を、窒化シリコン膜52を埋め込む際に同時に形成するようにしているため、工程数の削減が可能である。しかも、従来、バリアメタルが占めていた領域(15a)を有効に利用できるようになる結果、ビット線51の抵抗が上昇する、いわゆる細線効果を抑制することも容易に可能となる。

# [0082]

なお、上記したように、この実施形態においては、配線層16を選択的にエッチングして段差領域15b(ビット線51)を形成した後に、溝13内の側壁部分に存在するTiN膜14b'を選択的に除去するようにした場合を例に説明したが、これに限らず、たとえばTiN膜14b'を選択的に除去した後に、ビット線51を形成するようにすることも可能である。

### [0083]

また、上記スタック型キャパシタを用いたDRAMセルに応用する場合においては、たとえば図8に示すように、少なくとも溝13とコンタクトホール54との間にスペーサ(第2/第3の絶縁膜)41を設けることも可能である。この場合、上述した第4の実施形態の場合(図5参照)のように、ビット線51とスペーサ41との間に空洞部15を設けることが可能となる。その結果、ビット線51とストレージノードコンタクト56との間の配線間容量を効果的に低減できる

#### [0084]

上記したように、配線パターン溝の側壁部分を有効に利用できるようにしている。

#### [0085]

すなわち、ダマシン配線において、配線パターン溝の側壁と配線層との間に、 空洞部を形成したり、絶縁膜を埋め込んだり、あるいは、導電体膜を埋め込むこ とができるようにしている。これにより、空洞部を形成するようにした場合には 配線間容量が増大するのを抑制でき、絶縁膜を埋め込むようにした場合には配線 間の絶縁特性を向上でき、導電体膜を埋め込むようにした場合には細線効果によ る配線抵抗の上昇を抑えることが可能となるなど、微細化・小チップサイズ化す

る上でも非常に有用となる。したがって、細線効果の抑制による配線抵抗の削減 や配線容量の低減が効果的に可能となって、容易に高性能化を図ることができる ものである。

[0086]

なお、上記した本発明の各実施形態においては、いずれも、配線パターン溝の 両側壁部分にそれぞれ空洞部などを設けるようにした場合について説明したが、 少なくとも他のダマシン配線と隣接する側の側壁部分にのみ設けるものであって も良い。

[0087]

その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは 勿論である。

[0088]

【発明の効果】

以上、詳述したようにこの発明によれば、配線抵抗の上昇や配線間容量が増大するのを抑制でき、高性能化を図ることが可能な半導体装置およびその製造方法を提供できる。

#### 【図面の簡単な説明】

【図1】

この発明の第1の実施形態にかかる、ダマシン配線を有する半導体装置の構成の要部を示す概略断面図。

【図2】

同じく、ダマシン配線の製造プロセスの概略を説明するために示す工程断面図

【図3】

この発明の第2の実施形態にかかる、ダマシン配線の製造プロセスの概略を説明するために示す工程断面図。

【図4】

この発明の第3の実施形態にかかる、ダマシン配線の製造プロセスの概略を説明するために示す工程断面図。

# 【図5】

この発明の第4の実施形態にかかる、ダマシン配線の製造プロセスの概略を説明するために示す工程断面図。

#### 【図6】

この発明の第5の実施形態にかかる、ダマシン配線の製造プロセスの概略を説明するために示す工程断面図。

#### 【図7】

この発明の第6の実施形態にかかり、スタック型キャパシタを用いたDRAM セルに適用した場合を例に、製造プロセスの概略を説明するために示す工程断面 図。

#### 【図8】

同じく、スタック型キャパシタを用いたDRAMセルに適用した場合を例に、 他の構成例を示す概略断面図。

## 【図9】

従来技術とその問題点を説明するために、ダマシン配線の製造プロセスの概略 を示す工程断面図。

#### 【図10】

同じく、同一の線幅を有して形成されたダマシン配線とRIE配線とを比較して示す概略断面図。

#### 【符号の説明】


- 11…半導体基板
- 12…酸化シリコン膜
- 13…配線パターン溝
- 14…バリアメタル膜
- 14', 14 a', 14 b' …TiN膜
- 15…空洞部
- 15 a…エッチング領域
- 15b…段差領域
- 16…配線層

- 16' …導電体(W) 膜
- 17…プラズマSiO2 膜
- 2 1 …絶縁膜
- 3 1····W膜
- 41…スペーサ
- 51…ピット線
- 52…窒化シリコン膜
- 53…サイドウォール
- 54…コンタクトホール
- 55…バリアメタル膜
- 56…ストレージノードコンタクト


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】

要約書

【要約】

【課題】本発明は、ダマシン構造の配線を有する半導体装置において、配線間容量を効果的に低減できるようにすることを最も主要な特徴としている。

【解決手段】たとえば、半導体基板11上に設けられた酸化シリコン膜12の表面に、配線パターン溝13を形成する。そして、その溝13の底面に、選択的にバリアメタル膜14を設ける。このバリアメタル膜14上には、溝13の側壁との間に空洞部15を有して、配線層16を設ける。このように、壁面に誘電率の低い空洞部15を有して、ダマシン配線が形成されてなる構成とされている。

【選択図】 図1

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝